FPGA中,一个信号(如时钟信号)通过多个引脚输出,需不需要增强信号?

2025-06-22 10:33:39
推荐回答(1个)
回答1:

一个信号通过多个IO管脚输出时,这个内部信号一般是从LUT或者寄存器输出,去驱动IOB里面的OBUF。对于CMOS电路,一路信号驱动多个OBUF是不会有任何问题的,不需要做什么增强的动作。即使是从IOB出去的信号,FPGA的IOB驱动能力也相当强,最大灌电流能到12mA,甚至24mA。